کتاب الکترونیکی

تکنیک های تأیید برای طراحی در سطح سیستم

Verification Techniques for System-Level Design

دانلود کتاب Verification Techniques for System-Level Design (به فارسی: تکنیک های تأیید برای طراحی در سطح سیستم) نوشته شده توسط «Masahiro Fujita – Indradeep Ghosh – Mukul Prasad»

اطلاعات کتاب تکنیک های تأیید برای طراحی در سطح سیستم

موضوع اصلی: جبر

نوع: کتاب الکترونیکی

ناشر: Morgan Kaufmann

نویسنده: Masahiro Fujita – Indradeep Ghosh – Mukul Prasad

زبان: English

فرمت کتاب: pdf (قابل تبدیل به سایر فرمت ها)

سال انتشار: 2007

تعداد صفحه: 251

حجم کتاب: 3 مگابایت

کد کتاب: 0123706165 , 9780123706164 , 9780080553139

توضیحات کتاب تکنیک های تأیید برای طراحی در سطح سیستم

این کتاب چگونگی تأیید طرح‌های منطقی SoC را با استفاده از تکنیک‌های تأیید صوری «رسمی» و «نیمه رسمی» توضیح می‌دهد. مسئله مهمی که باید به آن پرداخته شود این است که آیا کارایی طرح همان چیزی است که طراحان مد نظر دارند یا خیر. شبیه‌سازی برای بررسی صحت طرح‌های SoC استفاده شده است (مانند تأیید «عملکردی»)، اما بسیاری از خطاهای طراحی ظریف را نمی‌توان با شبیه‌سازی تشخیص داد. اخیراً تأیید رسمی، با ارائه اثبات ریاضی صحت طرح ها، بسیار بیشتر مورد توجه قرار گرفته است. تاکنون، بیشتر کتاب‌های تأیید رسمی سطح انتقال ثبت (RTL) یا سطوح پایین‌تر طراحی را هدف قرار داده‌اند. برای بهره وری بیشتر طراحی، اشکال زدایی طرح ها در اسرع وقت ضروری است. یعنی طرح ها باید کاملاً در سطوح طراحی بسیار انتزاعی (بالاتر از RTL) تأیید شوند. این کتاب تمام جنبه های تکنیک های تأیید رسمی و نیمه رسمی سطح بالا برای طراحی های سطح سیستم را پوشش می دهد.
. اولین کتابی که تمام جنبه‌های تأیید طراحی رسمی و نیمه رسمی، سطح بالا (بالاتر از RTL) را با هدف قرار دادن طرح‌های SoC پوشش می‌دهد.
. تأیید رسمی طرح‌های سطح بالا (RTL یا بالاتر).
. تکنیک های تأیید با روش طراحی در سطح سیستم مرتبط مورد بحث قرار می گیرند.

This book will explain how to verify SoC logic designs using “formal” and “semi-formal” verification techniques. The critical issue to be addressed is whether the functionality of the design is the one that the designers intended. Simulation has been used for checking the correctness of SoC designs (as in “functional” verification), but many subtle design errors cannot be caught by simulation. Recently, formal verification, giving mathematical proof of the correctness of designs, has been getting much more attention. So far, most of the books on formal verification target the register transfer level (RTL) or lower levels of design. For higher design productivity, it is essential to debug designs as early as possible. That is, designs should be completely verified at very abstracted design levels (higher than RTL). This book covers all aspects of high-level formal and semi-formal verification techniques for system level designs.
. First book that covers all aspects of formal and semi-formal, high-level (higher than RTL) design verification targeting SoC designs.
. Formal verification of high-level designs (RTL or higher).
. Verification techniques are discussed with associated system-level design methodology.

دانلود کتاب «تکنیک های تأیید برای طراحی در سطح سیستم»

مبلغی که بابت خرید کتاب می‌پردازیم به مراتب پایین‌تر از هزینه‌هایی است که در آینده بابت نخواندن آن خواهیم پرداخت.

📖 خرید این کتاب

برای دریافت فایل و اطلاع از قیمت، روی یکی از دکمه‌های زیر کلیک کنید تا پیام آماده برای شما ارسال شود:

پس از ارسال پیام، قیمت و لینک دریافت فایل در اسرع وقت برای شما ارسال خواهد شد.

برچسب ها
مبلغی که بابت خرید کتاب می‌پردازیم به مراتب پایین‌تر از هزینه‌هایی است که در آینده بابت نخواندن آن خواهیم پرداخت.
کتابخانه دیجیتال بَلیان