دانلود کتاب Writing Testbenches Functional Verification Of Hdl Models (به فارسی: نوشتن تست میزهای تایید عملکرد مدل های Hdl) نوشته شده توسط «Janick Bergeron»
اطلاعات کتاب نوشتن تست میزهای تایید عملکرد مدل های Hdl
موضوع اصلی: 1
نوع: کتاب الکترونیکی
ناشر: Springer
نویسنده: Janick Bergeron
زبان: English
فرمت کتاب: pdf (قابل تبدیل به سایر فرمت ها)
سال انتشار: 2003
تعداد صفحه: 358
حجم کتاب: 13 مگابایت
کد کتاب: 9781402074011 , 1402074018
نوبت چاپ: 2nd
توضیحات کتاب نوشتن تست میزهای تایید عملکرد مدل های Hdl
ویرایش دوم Writing Testbenches، تأیید عملکردی مدل‌های HDL جدیدترین تکنیک‌های تأیید را برای تولید اولین ASICهای سیلیکونی کاملاً کاربردی، سیستم‌های روی یک تراشه (SoC)، بردها و کل سیستم‌ها ارائه می‌کند.
از پیشگفتار: بر اساس اولین نسخه، “…موفق ترین و محبوب ترین کتاب درسی راستی آزمایی معاصر”، نویسنده سطح تأیید انتزاع را با معرفی میزهای آزمایشی خود بررسی تصادفی تصادفی در سطح تراکنش مبتنی بر پوشش بالا می برد – همه از طریق معرفی زبان‌های تأیید سخت‌افزار (HVL) مانند e از Verisity و OpenVera از Synopsys امکان‌پذیر شد.» هری فاستر، معمار ارشد، Verplex Systems، Inc. و e؛ + رویکردهایی برای نوشتن مولدهای محرک تصادفی محدود؛ + استراتژی‌هایی برای ساختن میزهای آزمایشی به صورت خودآزمایی؛ + طرحی واضح از فرآیند تأیید که برای اولین بار موفقیت را هدف قرار می‌دهد؛ + پیشرفت‌های اخیر در تأیید عملکردی مانند فرآیند تأیید پوشش محور. + معنای شناسی زبان VHDL و Verilog؛ + معناشناسی در زبان های جدید تأیید گرا + تکنیک هایی برای اعمال محرک و نظارت بر پاسخ یک طرح ارائه شده است. + مدل‌سازی رفتاری با استفاده از سازه‌های غیرقابل ترکیب و سبک کدگذاری؛ + برای Verilog 2001 به روز شد.
From the Foreword: Building on the first edition, ” …the most successful and popular contemporary verification textbook”, the author raises the verification level of abstraction by introducing coverage-driven constrained random transaction-level self-checking testbenches – all made possible through the introduction of hardware verification languages (HVLs) such as e from Verisity and OpenVera from Synopsys….” Harry Foster, Chief Architect, Verplex Systems, Inc. Topics included in the new Second Edition: + Discussions on OpenVera and e; + approaches for writing constrainable random stimulus generators; + strategies for making testbenches self-checking; + a clear blueprint of a verification process that aims for first time success; + recent advances in functional verification such as coverage-driven verification process; + VHDL and Verilog language semantics; + the semantics are presented in new verification-oriented languages + techniques for applying stimulus and monitoring the response of a design; + behavioral modeling using non-synthesizeable constructs and coding style; + updated for Verilog 2001.
دانلود کتاب «نوشتن تست میزهای تایید عملکرد مدل های Hdl»
