دانلود کتاب Wafer Level 3-D ICs Process Technology (به فارسی: فناوری فرآیند آی سی های سه بعدی سطح ویفر) نوشته شده توسط «Chuan Seng Tan – Ronald J. Gutmann – L. Rafael Reif (auth.) – Chuan Seng Tan – Ronald J. Gutmann – L. Rafael Reif (eds.)»
اطلاعات کتاب فناوری فرآیند آی سی های سه بعدی سطح ویفر
موضوع اصلی: ابزار
نوع: کتاب الکترونیکی
ناشر: Springer US
نویسنده: Chuan Seng Tan – Ronald J. Gutmann – L. Rafael Reif (auth.) – Chuan Seng Tan – Ronald J. Gutmann – L. Rafael Reif (eds.)
زبان: English
فرمت کتاب: pdf (قابل تبدیل به سایر فرمت ها)
سال انتشار: 2008
تعداد صفحه: 410
حجم کتاب: 15 مگابایت
کد کتاب: 978-0-387-25737-2 , 978-0-387-25762-4 , 978-0-387-26049-9 , 978-0-387-28594-2
نوبت چاپ: 1
توضیحات کتاب فناوری فرآیند آی سی های سه بعدی سطح ویفر
فناوری فرآیند آی سی های سه بعدی سطح ویفر بر فناوری فرآیند مبتنی بر ریخته گری تمرکز دارد که ساخت آی سی های سه بعدی را امکان پذیر می کند. هسته اصلی کتاب در مورد پلت فرم های فناوری جایگزین برای IC های سه بعدی سطح ویفر پیش بسته بندی، با تاکید بر روی هم چیدن ویفر به ویفر بحث می کند. با توجه به نیاز به بهبود عملکرد، تعدادی از شرکت‌ها، کنسرسیوم‌ها و دانشگاه‌ها در حال تحقیق بر روی روش‌هایی برای استفاده از اتصالات کوتاه، یکپارچه و عمودی برای جایگزینی اتصالات طولانی موجود در آی‌سی‌های دو بعدی هستند. انباشتن فناوری‌های متفاوت برای ارائه ترکیب‌های مختلفی از عملکردهای متراکم مانند منطق، حافظه، MEMS، نمایشگرها، RF، سیگنال‌های ترکیبی، حسگرها و تحویل نیرو به طور بالقوه با ادغام ناهمگن 3 بعدی امکان‌پذیر است و این فناوری را به «مقدس» تبدیل می‌کند. جام” یکپارچه سازی سیستم.
تکنولوژی فرآیند ICs 3-D سطح ویفر یک کتاب ویرایش شده بر اساس فصل‌های ارائه شده توسط متخصصان مختلف در زمینه‌های سه بعدی سطح ویفر است. IC ها فناوری و برنامه های کاربردی را پردازش می کنند که با یکپارچه سازی سه بعدی فعال می شوند.
Wafer Level 3-D ICs Process Technology focuses on foundry-based process technology that enables the fabrication of 3-D ICs. The core of the book discusses alternative technology platforms for pre-packaging wafer level 3-D ICs, with an emphasis on wafer-to-wafer stacking. Driven by the need for improved performance, a number of companies, consortia and universities are researching methods to use short, monolithically-fabricated, vertical interconnections to replace the long interconnects found in 2-D ICs. Stacking disparate technologies to provide various combinations of densely-packed functions, such as logic, memory, MEMS, displays, RF, mixed-signal, sensors, and power delivery is potentially possible with 3-D heterogeneous integration, making this technology the “Holy Grail” of system integration.
Wafer Level 3-D ICs Process Technology is an edited book based on chapters contributed by various experts in the fields of wafer-level 3-D ICs process technology and applications enabled by 3-D integration.
دانلود کتاب «فناوری فرآیند آی سی های سه بعدی سطح ویفر»
برای دریافت کد تخفیف ۲۰ درصدی این کتاب، ابتدا صفحه اینستاگرام کازرون آنلاین (@kazerun.online ) را دنبال کنید. سپس، کلمه «بلیان» را در دایرکت ارسال کنید تا کد تخفیف به شما ارسال شود.