دانلود کتاب Verification Methodology Manual for SystemVerilog Bergeron Cerny Hunter Nightingale (به فارسی: کتابچه راهنمای روش‌شناسی تأیید برای SystemVerilog Bergeron Cerny Hunter Nightingale) نوشته شده توسط «Janick Bergeron – Eduard Cerny – Alan Hunter – Andy Nightingale»
اطلاعات کتاب کتابچه راهنمای روش‌شناسی تأیید برای SystemVerilog Bergeron Cerny Hunter Nightingale
موضوع اصلی: 1
نوع: کتاب الکترونیکی
ناشر: Springer
نویسنده: Janick Bergeron – Eduard Cerny – Alan Hunter – Andy Nightingale
زبان: English
فرمت کتاب: pdf (قابل تبدیل به سایر فرمت ها)
سال انتشار: 2005
تعداد صفحه: 528
حجم کتاب: 5 مگابایت
کد کتاب: 9780387255385 , 0387255389
نوبت چاپ: 1
توضیحات کتاب کتابچه راهنمای روش‌شناسی تأیید برای SystemVerilog Bergeron Cerny Hunter Nightingale
تأیید عملکرد یکی از بزرگترین چالش ها در توسعه دستگاه های پیچیده سیستم روی تراشه (SoC) است. علی‌رغم معرفی فناوری‌های جدید متوالی، شکاف بین قابلیت طراحی و اطمینان تأیید همچنان در حال افزایش است. بزرگترین مشکل این است که این فناوری‌های متنوع جدید منجر به گسترش ابزارهای نقطه تأیید شده‌اند که بیشتر آنها زبان و روش‌های خاص خود را دارند.
خوشبختانه راه حلی در دست است. SystemVerilog یک زبان یکپارچه است که با گنجاندن ساختارهای طراحی RTL، ادعاها و مجموعه ای غنی از ساختارهای تأیید در خدمت مهندسین طراحی و تأیید است. SystemVerilog یک استاندارد صنعتی است که به خوبی توسط طیف گسترده ای از ابزارها و پلتفرم های تأیید پشتیبانی می شود. یک زبان واحد توسعه یک ابزار یا پلتفرم تایید مبتنی بر شبیه سازی را تقویت می کند.
ادغام ابزارهای نقطه در یک پلت فرم یکپارچه و همگرایی به یک زبان یکپارچه، توسعه یک روش تأیید یکپارچه را امکان پذیر می کند که می تواند در طیف گسترده ای از پروژه های SoC مورد استفاده قرار گیرد. ARM و Synopsys با هم کار کرده اند تا دقیقاً چنین متدولوژی را در کتابچه راهنمای روش تأیید تأیید برای SystemVerilog تعریف کنند. این کتاب بر اساس بهترین شیوه های تأیید توسط ARM، Synopsys و مشتریان آنها است.
کتابچه راهنمای روش‌شناسی تأیید برای SystemVerilog طرحی برای موفقیت تأیید است که تیم‌های SoC را در ایجاد یک محیط تأیید قابل استفاده مجدد با بهره‌گیری کامل از تکنیک‌های طراحی برای تأیید، تولید محرک تصادفی محدود، تأیید پوشش محور، تأیید رسمی و سایر فناوری‌های پیشرفته راهنمایی می‌کند. به حل مشکلات تأیید فعلی و آینده آنها کمک کند.
این کتاب برای هر کسی که درگیر طراحی یا تأیید یک تراشه پیچیده است یا هر کسی که مایل است در مورد قابلیت های SystemVerilog بیشتر بداند مناسب است. پیروی از کتابچه راهنمای روش تایید برای SystemVerilog به تیم‌های توسعه SoC و مدیران پروژه اعتماد لازم را می‌دهد تا یک طرح پیچیده را به تصویر بکشند، و مطمئن باشند که تراشه در دنیای واقعی به درستی کار می‌کند.
Fortunately, a solution is at hand. SystemVerilog is a unified language that serves both design and verification engineers by including RTL design constructs, assertions and a rich set of verification constructs. SystemVerilog is an industry standard that is well supported by a wide range of verification tools and platforms. A single language fosters the development of a unified simulation-based verification tool or platform.
Consolidation of point tools into a unified platform and convergence to a unified language enable the development of a unified verification methodology that can be used on a wide range of SoC projects. ARM and Synopsys have worked together to define just such a methodology in the Verification Methodology Manual for SystemVerilog. This book is based upon best verification practices by ARM, Synopsys and their customers.
Verification Methodology Manual for SystemVerilog is a blueprint for verification success, guiding SoC teams in building a reusable verification environment taking full advantage of design-for-verification techniques, constrained-random stimulus generation, coverage-driven verification, formal verification and other advanced technologies to help solve their current and future verification problems.
This book is appropriate for anyone involved in the design or verification of a complex chip or anyone who would like to know more about the capabilities of SystemVerilog. Following the Verification Methodology Manual for SystemVerilog will give SoC development teams and project managers the confidence needed to tape out a complex design, secure in the knowledge that the chip will function correctly in the real world.
دانلود کتاب «کتابچه راهنمای روش‌شناسی تأیید برای SystemVerilog Bergeron Cerny Hunter Nightingale»
برای دریافت کد تخفیف ۲۰ درصدی این کتاب، ابتدا صفحه اینستاگرام کازرون آنلاین (@kazerun.online ) را دنبال کنید. سپس، کلمه «بلیان» را در دایرکت ارسال کنید تا کد تخفیف به شما ارسال شود.