کتاب الکترونیکی

معماری ریزپردازنده: از خطوط لوله ساده تا چند پردازنده تراشه

Microprocessor Architecture: From Simple Pipelines to Chip Multiprocessors

دانلود کتاب Microprocessor Architecture: From Simple Pipelines to Chip Multiprocessors (به فارسی: معماری ریزپردازنده: از خطوط لوله ساده تا چند پردازنده تراشه) نوشته شده توسط «Jean-Loup Baer»

اطلاعات کتاب معماری ریزپردازنده: از خطوط لوله ساده تا چند پردازنده تراشه

موضوع اصلی: الکترونیک: فناوری ریزپردازنده

نوع: کتاب الکترونیکی

ناشر: Cambridge University Press

نویسنده: Jean-Loup Baer

زبان: English

فرمت کتاب: pdf (قابل تبدیل به سایر فرمت ها)

سال انتشار: 2009

تعداد صفحه: 383

حجم کتاب: 2 مگابایت

کد کتاب: 0521769922 , 9780521769921

نوبت چاپ: 1

توضیحات کتاب معماری ریزپردازنده: از خطوط لوله ساده تا چند پردازنده تراشه

این کتاب شرح جامعی از معماری ریزپردازنده ها از طرح های خط لوله کوتاه مرتب و ساده تا سوپراسکالرهای خارج از نظم را ارائه می دهد. در مورد موضوعاتی مانند – سیاست‌ها و مکانیسم‌های مورد نیاز برای پردازش خارج از دستور مانند تغییر نام ثبت، ایستگاه‌های رزرو، و بافرهای سفارش مجدد – بهینه‌سازی برای عملکرد بالا مانند پیش‌بینی‌کننده‌های شاخه، زمان‌بندی دستورالعمل، و گمانه‌زنی‌های فروشگاه بار – انتخاب‌های طراحی بحث می‌کند. و پیشرفت‌هایی برای تحمل تأخیر در سلسله‌مراتب حافظه پنهان پردازنده‌های منفرد و چندگانه – چند رشته‌ای و چند پردازشی پیشرفته با تأکید بر پیاده‌سازی تک‌تراشه موضوعات به عنوان ایده‌های مفهومی، با معیارهایی برای ارزیابی تأثیر عملکرد، در صورت لزوم، و نمونه‌هایی از تحقق تاکید بر نحوه کار اشیا در یک جعبه سیاه و سطح الگوریتمی است. نویسنده همچنین جزئیات کافی را در سطح انتقال ثبت ارائه می دهد تا خوانندگان بتوانند درک کنند که چگونه ویژگی های طراحی عملکرد و همچنین پیچیدگی را افزایش می دهند.

This book gives a comprehensive description of the architecture of microprocessors from simple in-order short pipeline designs to out-of-order superscalars. It discusses topics such as – the policies and mechanisms needed for out-of-order processing such as register renaming, reservation stations, and reorder buffers – optimizations for high performance such as branch predictors, instruction scheduling, and load-store speculations – design choices and enhancements to tolerate latency in the cache hierarchy of single and multiple processors – state-of-the-art multithreading and multiprocessing emphasizing single chip implementations Topics are presented as conceptual ideas, with metrics to assess the performance impact, if appropriate, and examples of realization. The emphasis is on how things work at a black box and algorithmic level. The author also provides sufficient detail at the register transfer level so that readers can appreciate how design features enhance performance as well as complexity.

دانلود کتاب «معماری ریزپردازنده: از خطوط لوله ساده تا چند پردازنده تراشه»

مبلغی که بابت خرید کتاب می‌پردازیم به مراتب پایین‌تر از هزینه‌هایی است که در آینده بابت نخواندن آن خواهیم پرداخت.

برای دریافت کد تخفیف ۲۰ درصدی این کتاب، ابتدا صفحه اینستاگرام کازرون آنلاین (@kazerun.online ) را دنبال کنید. سپس، کلمه «بلیان» را در دایرکت ارسال کنید تا کد تخفیف به شما ارسال شود.

برچسب ها
مبلغی که بابت خرید کتاب می‌پردازیم به مراتب پایین‌تر از هزینه‌هایی است که در آینده بابت نخواندن آن خواهیم پرداخت.
کتابخانه دیجیتال بَلیان