کتاب الکترونیکی

مقدمه ای بر سنتز منطقی با استفاده از Verilog HDL

Introduction to Logic Synthesis Using Verilog HDL

دانلود کتاب Introduction to Logic Synthesis Using Verilog HDL (به فارسی: مقدمه ای بر سنتز منطقی با استفاده از Verilog HDL) نوشته شده توسط «Robert B. Reese»

اطلاعات کتاب مقدمه ای بر سنتز منطقی با استفاده از Verilog HDL

موضوع اصلی: منطق

نوع: کتاب الکترونیکی

ناشر: Morgan and Claypool Publishers

نویسنده: Robert B. Reese

زبان: English

فرمت کتاب: pdf (قابل تبدیل به سایر فرمت ها)

سال انتشار: 2006

تعداد صفحه: 84

حجم کتاب: 8 مگابایت

کد کتاب: 9781598291063 , 1598291068

توضیحات کتاب مقدمه ای بر سنتز منطقی با استفاده از Verilog HDL

مقدمه‌ای بر سنتز منطقی با استفاده از Verilog HDL نحوه نوشتن توضیحات Verilog دقیق از سیستم‌های دیجیتال را توضیح می‌دهد که می‌توانند در فهرست‌های شبکه‌های دیجیتال با ویژگی‌های مطلوب سنتز شوند. این کتاب شامل نمونه‌های متعدد Verilog است که با شبکه‌های ترکیبی ساده شروع می‌شوند و به سیستم‌های منطقی ترتیبی همزمان می‌رسند. مشکلات رایج در توسعه Verilog HDL قابل سنتز نیز همراه با روش هایی برای اجتناب از آنها مورد بحث قرار گرفته است. مخاطب هدف هر کسی است که درک اولیه ای از اصول منطق دیجیتال داشته باشد و مایل به یادگیری نحوه مدل سازی سیستم های دیجیتال در Verilog HDL به روشی باشد که امکان سنتز خودکار را نیز فراهم کند. طیف وسیعی از خوانندگان، از علاقه‌مندان و دانشجویان کارشناسی گرفته تا حرفه‌ای‌های باتجربه، این را اثری جذاب و قابل دسترس خواهند دانست. این کتاب پوشش مختصری از مطالب را ارائه می‌کند و شامل مثال‌های زیادی است که خوانندگان را قادر می‌سازد تا به سرعت مدل‌های Verilog قابل ترکیب با کیفیت بالا را تولید کنند.

Introduction to Logic Synthesis Using Verilog HDL explains how to write accurate Verilog descriptions of digital systems that can be synthesized into digital system netlists with desirable characteristics. The book contains numerous Verilog examples that begin with simple combinational networks and progress to synchronous sequential logic systems. Common pitfalls in the development of synthesizable Verilog HDL are also discussed along with methods for avoiding them. The target audience is anyone with a basic understanding of digital logic principles who wishes to learn how to model digital systems in the Verilog HDL in a manner that also allows for automatic synthesis. A wide range of readers, from hobbyists and undergraduate students to seasoned professionals, will find this a compelling and approachable work. The book provides concise coverage of the material and includes many examples, enabling readers to quickly generate high-quality synthesizable Verilog models.

دانلود کتاب «مقدمه ای بر سنتز منطقی با استفاده از Verilog HDL»

مبلغی که بابت خرید کتاب می‌پردازیم به مراتب پایین‌تر از هزینه‌هایی است که در آینده بابت نخواندن آن خواهیم پرداخت.

برای دریافت کد تخفیف ۲۰ درصدی این کتاب، ابتدا صفحه اینستاگرام کازرون آنلاین (@kazerun.online ) را دنبال کنید. سپس، کلمه «بلیان» را در دایرکت ارسال کنید تا کد تخفیف به شما ارسال شود.

برچسب ها
مبلغی که بابت خرید کتاب می‌پردازیم به مراتب پایین‌تر از هزینه‌هایی است که در آینده بابت نخواندن آن خواهیم پرداخت.
کتابخانه دیجیتال بَلیان