دانلود کتاب CMOS SRAM Circuit Design and Parametric Test in Nano-Scaled Technologies: Process-Aware SRAM Design and Test (به فارسی: طراحی مدار CMOS SRAM و تست پارامتریک در فناوری‌های مقیاس نانو: طراحی و آزمایش SRAM با آگاهی از فرآیند) نوشته شده توسط «Andrei Pavlov – Manoj Sachdev»
اطلاعات کتاب طراحی مدار CMOS SRAM و تست پارامتریک در فناوری‌های مقیاس نانو: طراحی و آزمایش SRAM با آگاهی از فرآیند
موضوع اصلی: الکترونیک
نوع: کتاب الکترونیکی
ناشر: Springer
نویسنده: Andrei Pavlov – Manoj Sachdev
زبان: English
فرمت کتاب: pdf (قابل تبدیل به سایر فرمت ها)
سال انتشار: 2008
تعداد صفحه: 202
حجم کتاب: 8 مگابایت
کد کتاب: 1402083629 , 9781402083624 , 9781402083631
نوبت چاپ: 1
توضیحات کتاب طراحی مدار CMOS SRAM و تست پارامتریک در فناوری‌های مقیاس نانو: طراحی و آزمایش SRAM با آگاهی از فرآیند
از آنجایی که فناوری در ناحیه نانومتری مقیاس می‌شود، طراحی و آزمایش حافظه‌های دسترسی تصادفی استاتیک (SRAM) به یک کار بسیار پیچیده تبدیل می‌شود. اختلالات فرآیند و مکانیسم‌های نقص مختلف به افزایش تعداد سلول‌های SRAM ناپایدار با حساسیت پارامتریک کمک می‌کنند. افزایش اندازه آرایه‌های SRAM احتمال سلول‌هایی با پایداری حاشیه‌ای را افزایش می‌دهد و محدودیت‌های سختی را برای توزیع پارامترهای ترانزیستور ایجاد می‌کند.
تست‌های عملکردی استاندارد اغلب در شناسایی سلول‌های SRAM ناپایدار شکست می‌خورند. سلول های ناپایدار شناسایی نشده کیفیت و قابلیت اطمینان محصول را بدتر می کند زیرا چنین سلول هایی ممکن است داده ها را حفظ نکنند و باعث خرابی سیستم شوند. طراحی و اقدامات آزمایشی ویژه ای باید برای شناسایی سلول های دارای ثبات حاشیه ای انجام شود. با این حال، شناسایی سلول های ناپایدار کافی نیست. برای اطمینان از عملکرد قابل اعتماد سیستم، سلول های ناپایدار باید تعمیر شوند.
طراحی مدار CMOS SRAM و آزمون پارامتریک در فناوری‌های مقیاس نانو طیف وسیعی از موضوعات مرتبط با طراحی و آزمایش SRAM را پوشش می‌دهد. از اصول عملکرد SRAM از طریق طراحی الکتریکی و فیزیکی سلول تا رویکرد آگاهانه و اقتصادی به تست SRAM. تاکید این کتاب بر چالش‌ها و راه‌حل‌های تست پایداری و همچنین توسعه درک ارتباط بین فناوری فرآیند و طراحی مدار SRAM در فناوری‌های مدرن در مقیاس نانو است.
As technology scales into nano-meter region, design and test of Static Random Access Memories (SRAMs) becomes a highly complex task. Process disturbances and various defect mechanisms contribute to the increasing number of unstable SRAM cells with parametric sensitivity. Growing sizes of SRAM arrays increase the likelihood of cells with marginal stability and pose strict constraints on transistor parameters distributions.
Standard functional tests often fail to detect unstable SRAM cells. Undetected unstable cells deteriorate quality and reliability of the product as such cells may fail to retain the data and cause a system failure. Special design and test measures have to be taken to identify cells with marginal stability. However, it is not sufficient to identify the unstable cells. To ensure reliable system operation, unstable cells have to be repaired.
CMOS SRAM Circuit Design and Parametric Test in Nano-Scaled Technologies covers a broad range of topics related to SRAM design and test. From SRAM operation basics through cell electrical and physical design to process-aware and economical approach to SRAM testing. The emphasis of the book is on challenges and solutions of stability testing as well as on development of understanding of the link between the process technology and SRAM circuit design in modern nano-scaled technologies.
