دانلود کتاب Advanced ASIC chip synthesis: using Synopsys Design Compiler, Physical Compiler, and PrimeTime (به فارسی: سنتز پیشرفته تراشه ASIC: با استفاده از کامپایلر طراحی Synopsys، کامپایلر فیزیکی و PrimeTime) نوشته شده توسط «Himanshu Bhatnagar»
اطلاعات کتاب سنتز پیشرفته تراشه ASIC: با استفاده از کامپایلر طراحی Synopsys، کامپایلر فیزیکی و PrimeTime
موضوع اصلی: برنامه نویسی: کامپایلر
نوع: کتاب الکترونیکی
ناشر: Kluwer Academic
نویسنده: Himanshu Bhatnagar
زبان: English
فرمت کتاب: pdf (قابل تبدیل به سایر فرمت ها)
سال انتشار: 2002
تعداد صفحه: 355
حجم کتاب: 16 مگابایت
کد کتاب: 0792376447 , 9780792376446
نوبت چاپ: 2
توضیحات کتاب سنتز پیشرفته تراشه ASIC: با استفاده از کامپایلر طراحی Synopsys، کامپایلر فیزیکی و PrimeTime
سنتز پیشرفته تراشه ASIC: با استفاده از Synopsys TM Design CompilerTM Physical CompilerTM و PrimeTime TM، نسخه دوم مفاهیم و تکنیک های پیشرفته مورد استفاده برای سنتز تراشه ASIC، سنتز فیزیکی، تایید رسمی و تجزیه و تحلیل زمان بندی ایستا را با استفاده از مجموعه ابزارهای Synopsys توصیف می کند. علاوه بر این، کل متدولوژی جریان طراحی ASIC که برای فناوری‌های VDSM (Very-Deep-Sub-Micron) هدف‌گذاری شده است به تفصیل پوشش داده شده است.
تاکید این کتاب بر کاربرد بلادرنگ ابزارهای Synopsys است که برای مبارزه با مشکلات مختلفی که در هندسه‌های VDSM دیده می‌شود، استفاده می‌شود. خوانندگان در معرض یک روش طراحی موثر برای مدیریت طرح‌های ASIC پیچیده و زیر میکرون قرار خواهند گرفت. اهمیت سبک‌های کدگذاری HDL، سنتز و بهینه‌سازی، شبیه‌سازی پویا، تأیید رسمی، درج اسکن DFT، پیوندها به طرح‌بندی، سنتز فیزیکی و تجزیه و تحلیل زمان‌بندی استاتیک است. در هر مرحله، مشکلات مربوط به هر مرحله از جریان طراحی شناسایی می‌شوند و راه‌حل‌ها و راه‌حل‌ها با جزئیات شرح داده می‌شوند. علاوه بر این، مسائل مهم مربوط به چیدمان، که شامل سنتز درخت ساعت و یکپارچه‌سازی بک‌اند (پیوندها به طرح‌بندی) نیز می‌شود، به طور طولانی مورد بحث قرار می‌گیرد. علاوه بر این، این کتاب شامل بحث‌های عمیق بر اساس کتابخانه‌های فناوری Synopsys و سبک‌های کدگذاری HDL است که به سمت راه‌حل سنتز بهینه هدف‌گذاری شده است. مخاطبان هدف این کتاب مهندسین طراحی ASIC و دانشجویان سطح کارشناسی ارشد هستند که دوره های پیشرفته VLSI را در زمینه طراحی تراشه های ASIC و تکنیک های DFT می گذرانند.
The emphasis of this book is on real-time application of Synopsys tools, used to combat various problems seen at VDSM geometries. Readers will be exposed to an effective design methodology for handling complex, sub-micron ASIC designs. Significance is placed on HDL coding styles, synthesis and optimization, dynamic simulation, formal verification, DFT scan insertion, links to layout, physical synthesis, and static timing analysis. At each step, problems related to each phase of the design flow are identified, with solutions and work-around described in detail. In addition, crucial issues related to layout, which includes clock tree synthesis and back-end integration (links to layout) are also discussed at length. Furthermore, the book contains in-depth discussions on the basis of Synopsys technology libraries and HDL coding styles, targeted towards optimal synthesis solution. Target audiences for this book are practicing ASIC design engineers and masters level students undertaking advanced VLSI courses on ASIC chip design and DFT techniques.
برای دریافت کد تخفیف ۲۰ درصدی این کتاب، ابتدا صفحه اینستاگرام کازرون آنلاین (@kazerun.online ) را دنبال کنید. سپس، کلمه «بلیان» را در دایرکت ارسال کنید تا کد تخفیف به شما ارسال شود.