دانلود کتاب Nano-CMOS design for manufacturability: robust circuit and physical design for sub-65 nm technology nodes (به فارسی: طراحی نانو CMOS برای قابلیت ساخت: مدار قوی و طراحی فیزیکی برای گره های فناوری زیر 65 نانومتر) نوشته شده توسط «Ban P. Wong – Anurag Mittal – Greg W. Starr – Franz Zach – Victor Moroz – Andrew Kahng»
اطلاعات کتاب طراحی نانو CMOS برای قابلیت ساخت: مدار قوی و طراحی فیزیکی برای گره های فناوری زیر 65 نانومتر
موضوع اصلی: فیزیک
نوع: کتاب الکترونیکی
ناشر: Wiley-Interscience
نویسنده: Ban P. Wong – Anurag Mittal – Greg W. Starr – Franz Zach – Victor Moroz – Andrew Kahng
زبان: English
فرمت کتاب: pdf (قابل تبدیل به سایر فرمت ها)
سال انتشار: 2008
تعداد صفحه: 394
حجم کتاب: 13 مگابایت
کد کتاب: 0470112808 , 9780470112809
توضیحات کتاب طراحی نانو CMOS برای قابلیت ساخت: مدار قوی و طراحی فیزیکی برای گره های فناوری زیر 65 نانومتر
کشف ابزارهای نوآورانه ای که راه را از طراحی مدار و فیزیکی تا پردازش ساخت هموار می کند
طراحی نانو CMOS برای قابلیت ساخت، چالش هایی را که مهندسان طراح در عصر مقیاس نانو با آن مواجه هستند، مانند اثرات تشدید شده و طراحی اثبات شده برای تولید (DFM) بررسی می کند. ) روش شناسی در میان افزایش تنوع و تعاملات فرآیند طراحی. نویسندگان علاوه بر بحث در مورد مشکلات ناشی از مقیاس‌بندی ابعادی مستمر مطابق با قانون مور، به مسائل پیچیده در فرآیند طراحی نیز برای غلبه بر مشکلات، از جمله استفاده از اولین سیلیکون کاربردی برای پشتیبانی از یک سطح شیبدار محصول قابل پیش‌بینی، پرداختند. علاوه بر این، آنها چندین مفهوم نوظهور، از جمله اثرات مجاورت استرس، استخراج مبتنی بر کانتور، و تعاملات فرآیند طراحی را معرفی می‌کنند.
این کتاب دنباله مدار نانو CMOS و طراحی فیزیکی است که طراحی را به گره های فناوری فراتر از هندسه های 65 نانومتری می برد. این به سه بخش تقسیم می‌شود:
بخش اول، جلوه‌های جدید تشدید شده، افکت‌های تازه تشدید شده را معرفی می‌کند که نیاز به توجه طراحان دارد و با بحث در مورد جنبه‌های لیتوگرافی DFM شروع می‌شود و سپس تأثیرات طرح‌بندی عملکرد ترانزیستور
بخش دوم، راه‌حل‌های طراحی، چگونگی کاهش تأثیر اثرات فرآیند را بررسی می‌کند، روش‌شناسی مورد نیاز برای کارکرد فناوری الگوبرداری با طول موج فرعی در تولید، و همچنین راه‌حل‌های طراحی برای مقابله با سیگنال را بررسی می‌کند. ، یکپارچگی توان، WELL، اثرات مجاورت استرس، و تغییرپذیری فرآیند
قسمت سوم، راه رسیدن به DFM، ابزارهای جدیدی را که برای پشتیبانی از تلاش‌های DFM مورد نیاز است، از جمله ابزار تصحیح خودکار قادر به اصلاح طرح‌بندی سلول‌ها با چندین هدف بهینه سازی، و به دنبال آن نگاهی به آینده DFM
در سراسر کتاب، مثال های دنیای واقعی مفاهیم پیچیده را ساده می کنند و به خوانندگان کمک می کنند تا ببینند چگونه می توانند با موفقیت پروژه ها را روی گره های Nano-CMOS اداره کنند. این پل را فراهم می کند که به مهندسان اجازه می دهد تا از طراحی فیزیکی و مداری به پردازش ساخت بپردازند و به طور خلاصه، طرح هایی بسازند که نه تنها کاربردی هستند، بلکه اهداف قدرت و عملکرد را نیز در برنامه طراحی برآورده می کنند.
Nano-CMOS Design for Manufacturability examines the challenges that design engineers face in the nano-scaled era, such as exacerbated effects and the proven design for manufacturability (DFM) methodology in the midst of increasing variability and design process interactions. In addition to discussing the difficulties brought on by the continued dimensional scaling in conformance with Moore’s law, the authors also tackle complex issues in the design process to overcome the difficulties, including the use of a functional first silicon to support a predictable product ramp. Moreover, they introduce several emerging concepts, including stress proximity effects, contour-based extraction, and design process interactions.
This book is the sequel to Nano-CMOS Circuit and Physical Design, taking design to technology nodes beyond 65nm geometries. It is divided into three parts:
Part One, Newly Exacerbated Effects, introduces the newly exacerbated effects that require designers’ attention, beginning with a discussion of the lithography aspects of DFM, followed by the impact of layout on transistor performance
Part Two, Design Solutions, examines how to mitigate the impact of process effects, discussing the methodology needed to make sub-wavelength patterning technology work in manufacturing, as well as design solutions to deal with signal, power integrity, WELL, stress proximity effects, and process variability
Part Three, The Road to DFM, describes new tools needed to support DFM efforts, including an auto-correction tool capable of fixing the layout of cells with multiple optimization goals, followed by a look ahead into the future of DFM
Throughout the book, real-world examples simplify complex concepts, helping readers see how they can successfully handle projects on Nano-CMOS nodes. It provides a bridge that allows engineers to go from physical and circuit design to fabrication processing and, in short, make designs that are not only functional, but that also meet power and performance goals within the design schedule.
برای دریافت کد تخفیف ۲۰ درصدی این کتاب، ابتدا صفحه اینستاگرام کازرون آنلاین (@kazerun.online ) را دنبال کنید. سپس، کلمه «بلیان» را در دایرکت ارسال کنید تا کد تخفیف به شما ارسال شود.