کتاب سخت‌افزار کامپیوتر: ساختار، عملکرد، برنامه‌نویسی؛ راهنمایی نه تنها برای حرفه‌ای‌ها

PC-Hardwarebuch - Aufbau, Funktionsweise, Programmierung......Page 3 Teil 2: Die Mikroprozessoren der Personal Computer......Page 5 Teil 3: Speicher, Chipsets und Support-Chips......Page 11 Teil 4: Personal Computer-Architekturen und -Bussysteme......Page 12 Teil 5: Laufwerke und ihre Interfaces – EIDE und SCSI......Page 13 Teil 6: Schnittstellen, LANs und Programmierung......Page 15 Stichwortverzeichnis......Page 17 1 Die PC-Komponenten......Page 19 1.1.1 Gehäuse......Page 22 1.1.2 Netzteil......Page 26 1.1.3 Mainboard......Page 31 1.1.4 CMOS-RAM......Page 35 1.1.5 BIOS......Page 37 1.1.6 Laufwerke......Page 39 1.1.7 Grafikadapter......Page 46 1.1.8 Sound......Page 48 1.1.9 Netzwerke und LAN-Adapter......Page 59 1.2.1 Monitor......Page 63 1.2.2 Tastatur......Page 68 1.2.3 Maus......Page 70 1.2.4 Drucker und die parallele Schnittstelle......Page 71 1.2.5 Scanner......Page 74 1.2.6 Modems und die serielle Schnittstelle......Page 76 1.2.7 ISDN und ADSL......Page 80 2 Grundlagen der Mikroprozessortechnik......Page 85 2.1 Der Feldeffekttransistor......Page 86 2.2 Grundlagen maschinennaher Informationsdarstellung......Page 89 2.2.1 Dezimal- und Binärsystem......Page 90 2.2.3 Negative Ganzzahlen und Zweierkomplement......Page 91 2.2.4 Hexadezimalzahlen......Page 92 2.2.5 BCD-Zahlen......Page 93 2.3 Logikgatter......Page 94 2.3.1 Grundlegende Logikelemente......Page 95 2.3.2 CMOS-Inverter als Low-Power-Elemente......Page 97 2.4 Die CPU als zentraler Bestandteil aller Computer......Page 99 3.1 Anschlüsse und Signale des 8086......Page 103 3.2 8086-Betriebsmodi und der Buscontroller 8288......Page 107 3.4 Zugriff auf den Speicher......Page 108 3.6 Zugriff auf den I/O-Adressraum......Page 111 3.8 Der 8088......Page 112 3.9 Der 80186/88......Page 114 4.1 Anschlüsse und Signale des 80286......Page 115 4.3 Der 80286 Protected Mode......Page 118 4.3.1 Die 80286-Speicherverwaltungsregister......Page 119 4.3.3 80286-Segment- und Zugriffstypen......Page 120 4.3.4 Multitasking, 80286 TSS und das 80286-Task-Gate......Page 122 4.4 80286-Buszyklen und -Pipelining......Page 123 4.5 Wortgrenzen......Page 124 4.6 80286-Reset......Page 125 5.1 Anschlüsse und Signale des 80386......Page 127 5.2 Der physikalische Speicher- und Portzugriff......Page 131 5.2.1 Der Buszyklus für einen Lesezugriff......Page 133 5.2.2 Der Buszyklus für einen Schreibzugriff......Page 135 5.2.3 Waitstates oder Wartezyklen......Page 136 5.2.4 Adress-Pipelining oder Pipelined-Adressierung......Page 137 5.2.5 Doppelwortgrenze......Page 139 5.2.6 Sonderzyklen......Page 141 5.2.7 Datenbus und Duplizierung von Schreibdaten......Page 142 5.2.9 I/O-Adressierung......Page 143 5.2.10 I/O-Zyklen......Page 144 5.3.1 Die Register in der Übersicht......Page 145 5.3.2 Segmentierung......Page 147 5.3.3 Die Vielzweck- und Segmentregister......Page 149 5.3.4 Die Flags......Page 154 5.3.5 Steuer- und Speicherverwaltungsregister......Page 157 6.1 Codesegment und Befehlszähler......Page 161 6.2 Stacksegment und Stack-Zeiger......Page 163 6.3 Datensegment DS und Adressierung......Page 164 6.4.1 Programmierung auf Prozessorebene: Mnemonics und der Assembler......Page 165 6.4.2 Adressierungsarten......Page 166 6.4.3 Befehlscodierung......Page 167 6.4.4 Einlesen von Befehlen und Prefetching......Page 169 6.5 Der Real Mode, High-Memory-Area und HIMEM.SYS......Page 171 6.6.1 Software-Interrupts......Page 173 6.6.2 Hardware-Interrupts......Page 175 6.6.3 Exceptions......Page 176 6.7.1 Segmentselektoren, Segmentdeskriptoren und Privilegierungsstufen......Page 178 6.7.2 Globale und lokale Deskriptortabelle......Page 183 6.7.3 Umschalten in den Protected Mode......Page 186 6.7.4 Speicheradressierung im Protected Mode......Page 187 6.7.5 Steuerungsübergabe und Call Gates......Page 188 6.7.6 Die Interrupt-Deskriptortabelle......Page 192 6.7.7 Multitasking, TSS und das Task Gate......Page 193 6.7.8 Schutz des I/O-Adressraums......Page 197 6.7.9 Exceptions und Schutzmechanismen im Protected Mode......Page 200 6.8.1 Logische, lineare, physikalische Adressen und Paging......Page 201 6.8.2 Page Directory, Page Tables und Page Frames......Page 203 6.8.3 Die Testregister TR6 und TR7......Page 208 6.9.1 Virtuelle Maschinen und Virtual-8086-Monitor......Page 210 6.9.3 Einstieg in den und Ausstieg aus dem Virtual-8086-Mode......Page 211 6.9.4 Tasks im Virtual-8086-Mode......Page 212 7.1 Cache-Prinzip und Cache-Strategien......Page 217 7.2 Cache-Organisation und Assoziativspeicher......Page 220 7.3 Cache-Treffer-Bestimmung und optimale Cache-Größe......Page 223 7.4 Ersetzungsstrategien......Page 225 7.5 On-Chip und Second-Level-Caches......Page 226 7.6 Cache-Kohärenz und das MESI-Protokoll......Page 227 7.6.1 Die vier MESI-Zustände......Page 228 7.6.2 MESI-Zustandsübergänge......Page 229 7.6.3 L2-Cache-Subsysteme und MESI-Cache-Kohärenzprotokoll......Page 231 7.7 Pipelined Burst Cache......Page 233 8 Alles in Einem – Der i486......Page 235 8.1 Anschlüsse und Signale des i486......Page 236 8.2 Der interne Aufbau des i486......Page 242 8.3.1 Die Mikrokodierung......Page 244 8.3.3 RISC-Kennzeichen auf Hardware-Ebene......Page 248 8.3.4 RISC-Kennzeichen auf Software-Ebene......Page 254 8.4 Die Pipeline......Page 256 8.5 Der On-Chip-Cache......Page 258 8.6.1 Unterschiede in Registerstrukturen......Page 261 8.6.2 Unterschiede in der Speicherverwaltung......Page 262 8.6.3 i486-Reset......Page 263 8.6.5 Der i486-Protected-Mode......Page 264 8.6.8 FPU-Exceptions......Page 265 8.7.1 Burst-Zyklen......Page 266 8.7.3 Invalidierungszyklen......Page 268 8.8.2 Prüfung des TLBs......Page 269 8.8.3 Prüfung des On-Chip-Caches......Page 271 8.8.5 Der JTAG-Boundary-Scan-Test......Page 273 8.9 Der I/O-Adressraum des i486......Page 277 9.1 Mathematische Coprozessoren......Page 279 9.1.1 Zahlenexkurs – die Darstellung von Gleitkommazahlen......Page 281 9.1.2 Der Standard – IEEE-Formate......Page 284 9.1.3 Funktionsweise und Aufbau......Page 286 9.1.4 Die Exceptions des 80387......Page 293 9.1.5 Protected Mode und die Speicherabbilder der Befehls- und Datenzeiger......Page 294 9.2 386-Prozessorderivate......Page 295 9.2.1 Abmagerungskur – Die SX-Varianten der Prozessoren......Page 296 9.2.2 386-CPUs anderer Hersteller......Page 298 9.2.3 Cyrix-386-Prozessoren (486xLC)......Page 300 9.2.4 386- und 486-CPUs in der Übersicht......Page 301 9.3.1 i486SX und i487SX......Page 302 9.3.2 i486SX-Upgrade – der i487SX......Page 304 9.3.3 Die i486DX2-Prozessoren mit interner Taktverdopplung......Page 307 9.3.4 Der i486DX4......Page 309 9.3.5 Weitere 486-CPUs......Page 315 10 Der Pentium......Page 319 10.1 Anschlüsse und Signale......Page 320 10.2 Interner Aufbau des Pentiums......Page 333 10.2.1 Die Integer-Pipelines u und v......Page 335 10.2.2 Befehlspaarung in den Integer-Pipelines......Page 338 10.2.3 Die Gleitkomma-Pipeline......Page 341 10.2.4 Befehlsserialisierung......Page 343 10.2.5 Dynamische Verzweigungsvorhersage, Branch Prediction Logic......Page 344 10.2.6 Die Pentium-On-Chip-Caches......Page 346 10.3.1 Erweiterungen der Pentium-Register......Page 350 10.3.2 Modellspezifische Register......Page 352 10.3.3 Das Feature-Steuerregister TR12......Page 353 10.3.4 Der Pentium-Real-Mode......Page 354 10.3.6 Der Pentium-Virtual-8086-Mode......Page 355 10.3.8 Debug-Erweiterungen......Page 357 10.3.9 Pentium-Reset, Pentium-Init und Selbsttest......Page 358 10.3.10 CPU-Identifizierung mit CPUID......Page 360 10.4 Der Pentium-Bus......Page 361 10.4.2 Burst-Zyklen......Page 362 10.4.3 Pentium-Adress-Pipelining......Page 365 10.4.4 Sonderzyklen......Page 366 10.4.5 Abfragezyklen und internes Snooping......Page 367 10.5 Der System-Management-Mode des Pentium......Page 368 10.5.1 Die SMM-RAM-Struktur......Page 369 10.5.2 Programmausführung im System-Management-Mode......Page 370 10.6.1 Einfache Straight-Forward-Optimierungen......Page 371 10.6.2 Optimierung mit dem Performance Monitoring......Page 373 10.7.1 Der Pentium JTAG Boundary Scan Test......Page 376 10.7.3 Erfassung von Busfehlern......Page 377 10.7.4 Programmausführungsverfolgung oder Execution Tracing......Page 378 10.7.6 Die Machine Check Exception......Page 379 10.9.1 Allgemeine Dual-Processing-Struktur mit zwei Pentium-Prozessoren......Page 380 10.9.2 Bus-Arbitrierung......Page 381 10.9.3 Cache-Konsistenz......Page 382 10.9.4 On-Chip-APICs......Page 383 10.10 Pentium der dritten Generation – MMX......Page 384 10.10.1 Sockel und Signale......Page 385 10.11 MMX-Technologie......Page 386 10.11.1 SIMD- und MMX-Datentypen......Page 387 10.11.2 MMX-Register......Page 388 10.11.3 MMX-Befehle......Page 389 11.1.1 Der Cyrix 6x86......Page 391 11.1.2 Der Cyrix 6x86MX......Page 410 11.2 CPUs von AMD......Page 411 11.2.1 Der K5 – 5K86......Page 412 11.2.2 Der AMD K6......Page 423 11.2.3 AMD-K6-II und AMD K6-III mit Super Sockel 7......Page 424 11.3 IDT WinChip C6......Page 425 11.4 CPU-Übersicht und Einstellungsdaten......Page 426 12 Reine 32-Bit-Technologie – Der PentiumPro......Page 429 12.1 Anschlüsse und Signale......Page 430 12.2.1 Die funktionalen Einheiten des PentiumPro......Page 443 12.2.2 Befehls-Pool und Micro-Ops......Page 444 12.2.3 Die L1- und L2-Caches......Page 446 12.3.2 Steuerfunktionen in CR4......Page 447 12.3.3 Der 36-Bit-Adressbus......Page 448 12.4 Modellspezifische Register......Page 451 12.4.1 Die Bereichsregister für den Speichertyp (MTRR)......Page 453 12.4.2 Die Konfigurationsregister......Page 458 12.4.4 Performance-Monitoring......Page 459 12.4.5 Debug-Unterstützung durch modellspezifische Register......Page 462 12.5 Reset und Einschaltkonfiguration......Page 463 12.6.1 Busphasen......Page 465 12.6.2 Busarbitrierung......Page 467 12.6.4 Bus-Pipelining und PentiumPro-Bursts......Page 470 12.7 Multiprozessorbetrieb......Page 471 12.8 CPUID......Page 472 13.1 Pentium II......Page 475 13.1.1 Anschlüsse und Signale......Page 476 13.1.2 Pentium II-Bus (GTL+)......Page 481 13.2 Celeron......Page 483 13.2.2 Celeron für den Sockel 370......Page 484 13.3 Pentium III......Page 485 13.3.1 Familienbande......Page 486 13.3.2 Pentium III für den Sockel 370......Page 487 13.3.3 Anschlüsse und Signale......Page 488 13.5 VIA-Prozessoren......Page 491 13.6 Einstellungsdaten......Page 493 14 Athlon und Duron......Page 495 14.2 Anschlüsse und Signale......Page 497 14.3 Interner Aufbau......Page 505 14.4 CPUs für den Sockel A......Page 507 14.4.1 Anschlüsse und Signale......Page 508 14.5 Athlon XP......Page 512 15 Pentium 4......Page 515 15.1.1 Caches......Page 516 15.1.2 Rechenwerke und Pipelines......Page 517 15.1.4 Businterface und Speicher......Page 518 15.1.5 Hyper Threading......Page 519 15.2 Anschlüsse und Signale......Page 521 15.3 CPUID-Programm......Page 529 16 Speicherchips – Das Gedächtnis der Computer......Page 541 16.1 Dynamic Random Access Memory – DRAM......Page 542 16.1.1 Funktionsweise......Page 543 16.1.2 Aufbau......Page 545 16.1.3 Schichtenstrukturen......Page 549 16.1.4 Refresh – Auffrischung......Page 551 16.1.5 Organisationsformen......Page 552 16.1.6 Betriebsmodi......Page 554 16.2 Speichermodule......Page 559 16.2.2 DIM-Module......Page 561 16.2.3 Synchronous Dynamic RAM – SDRAM......Page 564 16.2.5 Double Data Rate SDRAM – DDR-SDRAM......Page 566 16.2.6 RAMBus......Page 570 16.3 SPD-PROM......Page 572 16.3.1 SPD-Daten auslesen......Page 575 16.4 Statisches RAM – SRAM......Page 579 16.4.1 Das Flip-Flop......Page 580 16.4.2 Der Zugriff auf SRAM-Speicherzellen......Page 582 16.4.3 Ein typischer SRAM......Page 583 16.5.1 ROM......Page 584 16.5.2 EPROM......Page 585 16.5.3 EEPROM......Page 587 16.5.4 Flash-Speicher......Page 588 17.1 486-PCI-Chipset......Page 597 17.2 Intel Pentium-Chipsets für den Sockel 7......Page 599 17.3 Alternative Sockel 7-Chipsets......Page 603 17.4 PentiumPro- und Pentium II-Chipsets......Page 605 17.5 Pentium II/III- und Celeron-Chipsets......Page 608 17.5.1 Intel 810-Chipset – Whitney......Page 610 17.5.2 Intel 820-Chipset – Camino......Page 613 17.5.4 Intel 815-Chipset – Solano......Page 615 17.5.5 Alternative Chipsets......Page 617 17.6.1 Chipsets von Intel......Page 620 17.6.2 Chipsets von VIA und SiS......Page 622 17.7 Athlon-Chipsets......Page 625 18.1.1 Interrupt-getriebener Datenaustausch und Polling......Page 631 18.1.2 Anschlüsse und Signale des 8259A......Page 633 18.1.3 Interner Aufbau und Interrupt-Acknowledge-Sequenz......Page 634 18.1.4 Kaskadierung......Page 637 18.1.5 Initialisierung und Programmierung......Page 639 18.1.6 Maskierung des NMI......Page 645 18.1.7 Multiprozessor-Interrupt-Subsysteme und APIC-Modus......Page 647 18.2 Direkter Speicherzugriff mit Peripherie und Speicher......Page 652 18.2.1 Der Standard-DMA-Chip 8237A......Page 654 19 Mainboard-Peripherieeinheiten......Page 675 19.1 CMOS-RAM und Echtzeituhr......Page 676 19.1.1 Aufbau und Programmierung......Page 677 19.1.3 Der Zugriff über Adress- und Datenregister......Page 685 19.2 Timer......Page 686 19.2.1 Anschlüsse und Signale......Page 688 19.2.2 Programmierung......Page 690 19.3 Super I/O-Controller......Page 699 19.4 Supervisory-Chips......Page 700 19.5.1 Funktionsweise......Page 704 19.5.2 Adressen......Page 707 19.5.3 Programmierung......Page 708 20 Bussysteme im PC......Page 713 20.1 Die 8-Bit-Architektur – PC-Bus......Page 714 20.2 32-Bit-Architekturen – EISA und MCA......Page 719 20.2.1 Extended Industry Standard Architecture – EISA......Page 720 20.2.2 Micro Channel Architecture – MCA......Page 722 20.3 Local Bus-Systeme......Page 726 21 Die 16-Bit-Architektur – ISA-Bus......Page 729 21.1 Interrupts......Page 732 21.2 I/O-Ports und Adressen......Page 733 21.3 DMA-Architektur......Page 734 21.3.1 Speicher-Speicher-Tansfers......Page 736 21.4 Busslots und -Signale......Page 737 21.4.1 PC-Bus-Signale des ISA-Bus......Page 738 21.4.2 Input/Output-Interface......Page 740 21.4.3 Signale der ISA-Bus-Erweiterung......Page 743 21.4.4 16-Bit-Dekodierung und Programmierung......Page 744 21.5 ISA-Plug&Play......Page 746 21.5.1 Der Konfigurationsmechanismus......Page 747 21.5.2 Linear Feedback Shift Register......Page 750 21.5.3 Isolation-Protokoll......Page 751 21.5.4 ISA-Plug&Play-Register......Page 753 21.5.5 Der Zugriff auf ISA-Plug&Play-Devices......Page 757 22 Der PCI-Bus......Page 759 22.1 PCI-Busstruktur......Page 760 22.2 Buszyklen......Page 762 22.3 Busarbitrierung......Page 767 22.4 DMA und Busmastering......Page 768 22.5 Interrupts......Page 769 22.6 I/O-Adressraum......Page 770 22.7 Konfigurationsraum – Configuration Space......Page 772 22.7.1 PCI-Power Management......Page 782 22.8 PCI-Bus-Slots......Page 785 22.9.1 Standard-32-Bit-Abschnitt......Page 788 22.9.2 Die 64-Bit-Erweiterung......Page 791 22.9.3 Signalerweiterungen der Spezifikationen 2.2 und 2.3......Page 793 22.10 PCI-spezifische BIOS-Routinen......Page 794 22.10.1 Das Interface zum BIOS......Page 796 22.10.2 Eine universelle PCI-Unit......Page 801 22.11 PCI-X......Page 817 22.12 Switched Fabrics......Page 822 22.12.1 InfiniBand......Page 823 22.12.2 PCI-Express......Page 824 22.12.3 HyperTransport......Page 828 23.1 AGP-Struktur......Page 839 23.2 AGP-Slots......Page 840 23.3 AGP-Signale......Page 842 23.3.1 Signalbeschreibung......Page 845 23.4 AGP-3.0-Standard......Page 848 23.5 Register......Page 852 24 Riser-Slots......Page 857 24.1 Audio Modem Riser......Page 858 24.2 Communication and Networking Riser......Page 861 24.3 Advanced Communication Riser......Page 864 25.1 Diamagnetismus und Paramagnetismus......Page 865 25.2 Ferromagnetismus......Page 866 25.4 Funktionsprinzip von Disketten......Page 869 25.5 Physikalische Organisation und Aufzeichnung......Page 874 25.5.1 FM- und MFM-Verfahren......Page 875 25.5.2 Synchronisation......Page 878 25.6 Logische Organisation......Page 880 25.6.1 Der Aufbau von Partitionen......Page 881 25.7 Dateizuordnungstabelle – FAT......Page 885 25.7.1 Fragmentierung......Page 887 25.8 32-Bit- und andere Dateizuordnungstabellen......Page 888 25.8.2 New Technology File System – NTFS......Page 889 25.8.3 High Performance File System – HPFS......Page 890 26.1 Aufbau und Funktionsweise von Festplatten......Page 891 26.1.1 Platten......Page 893 26.1.2 Köpfe......Page 894 26.1.3 Aktuator mit Schritt- oder Linearmotor......Page 897 26.1.4 Luftfilterung und Belüftung......Page 900 26.1.5 Interleaving oder Sektorversatz......Page 901 26.1.6 Daten von Festplatten......Page 902 26.2.1 MFM und RLL......Page 906 26.2.2 Translation und Zonenaufzeichnung......Page 908 26.2.4 Low-Level-Formatierung......Page 909 26.3.1 ST412/506......Page 910 26.3.2 ESDI......Page 912 26.4 IDE......Page 913 26.4.1 Signale......Page 914 26.4.2 Adressen und Register......Page 917 26.4.3 Befehlsphasen und Programmierung......Page 921 26.5 Enhanced IDE......Page 925 26.5.1 Logical Block Addressing......Page 926 26.5.3 PIO-, DMA- und Ultra-DMA-Modes......Page 927 26.6 Serial ATA......Page 929 27.1 Funktionsprinzip......Page 931 27.2 Signale und Datenübertragung......Page 932 27.3 Busphasen und Messages......Page 935 27.4 Befehle und Programmierung......Page 940 27.4.1 Advanced SCSI Programming Interface – ASPI......Page 945 27.4.2 Common Access Method – CAM......Page 947 27.5.1 SCSI-I und der CCS......Page 948 27.5.3 SCSI-III......Page 949 27.5.5 Wide SCSI......Page 950 27.5.7 Ultra SCSI......Page 951 27.5.8 Ultra 2 SCSI......Page 952 27.5.9 Ultra 160 SCSI......Page 953 27.5.10 Ultra 320 SCSI......Page 954 28.1 CD-ROM......Page 957 28.1.1 ATAPI......Page 960 28.2.1 CD-RW und die Phase-Change-Technologie......Page 962 28.3 Magnetooptische Laufwerke......Page 963 28.4 Digital Versatile Disc......Page 965 28.4.1 Realisierungen......Page 967 29 Die parallele Schnittstelle......Page 971 29.1 Aufbau und Funktionsweise......Page 972 29.2 Direkte Programmierung......Page 974 29.2.1 Druckeransteuerung......Page 975 29.2.2 Allgemeine Verwendung......Page 977 29.3 Der bessere Parallel-Port: IEEE-1284......Page 980 30.1.2 Parität und Baudrate......Page 987 30.1.3 Serialisierung und SDU......Page 988 30.2 Die RS-232C-Schnittstelle......Page 990 30.2.1 Simplex-Verbindung......Page 992 30.2.2 Halbduplex-Verbindung......Page 993 30.2.3 Vollduplex-Verbindung......Page 994 30.2.4 RS-232C-Logikpegel und Übertragungsraten......Page 996 30.3 Typische Verbindungen – Nullmodem......Page 997 30.4.1 Anschlüsse und Signale......Page 1000 30.4.2 Aufbau und Funktionsweise......Page 1004 30.4.3 Register und Programmierung......Page 1007 31.1 Grundsätzliche Funktionsweise und Aufbau......Page 1017 31.2 Card- und Socket-Services......Page 1019 31.3 Card Information Structure – CIS......Page 1024 31.5 Anschlussbelegung......Page 1026 31.6 Card-Bus......Page 1029 32 Universal Serial Bus......Page 1033 32.1 Anschlüsse und Signale......Page 1035 32.2 Identifizierung und Kommunikation......Page 1037 32.3 Pakete und Transfers......Page 1039 32.4 USB 2.0......Page 1041 33.1 Architektur und Topologie......Page 1043 33.2 Protokoll......Page 1045 33.3 Controller und PHY......Page 1047 34.1 Netztopologien......Page 1051 34.1.3 Sterntopologie......Page 1053 34.2.1 CSMA/CD......Page 1054 34.2.2 Token-Passing......Page 1056 34.2.4 100BaseVG-Any-LAN......Page 1057 34.3 Kopplungselemente für Netzwerke......Page 1058 34.3.1 Das OSI-Schichtenmodell......Page 1059 34.3.4 Switches......Page 1061 34.3.5 Bridges......Page 1062 34.3.8 Gateways......Page 1063 34.4 Token-Ring......Page 1064 34.5 FDDI und CDDI......Page 1065 34.6 Ethernet......Page 1067 34.6.1 Kollisionsdomänen und maximale Ausdehnungen......Page 1068 34.6.2 Kupferbasierte Netzwerkverbindungen......Page 1069 34.6.3 Thick-Ethernet......Page 1072 34.6.5 Ethernet mit Twisted-Pair-Kabel......Page 1073 34.6.6 Fast-Ethernet......Page 1074 34.6.7 Gigabit-Ethernet......Page 1077 34.6.8 Lichtwellenleiter......Page 1082 34.6.9 10-Gigabit-Ethernet – 10GE......Page 1087 34.7.1 Ethernet im OSI-Modell......Page 1089 34.7.2 Ethernet-Frames......Page 1092 34.7.3 LAN-Controller......Page 1094 34.7.4 Programmierung......Page 1101 34.8.1 Bluetooth......Page 1113 34.8.2 IEEE-Wireless LANs......Page 1116 35.1 Übergang von DOS- zu Windows-Programmen......Page 1125 35.1.1 Der Portbaustein 8255......Page 1127 35.1.2 Windows-Programm......Page 1130 35.2 Erstellung von DLLs......Page 1132 35.2.1 A/D-Umsetzung......Page 1137 35.2.2 DLLs für 32-Bit-Betriebssysteme......Page 1141 35.2.3 Aufruf der DLL mit Visual BASIC......Page 1143 35.2.4 Aufruf der DLL mit Delphi......Page 1145 35.2.5 Ein paar Worte zu Assembler......Page 1146 35.3 Direkter Hardwarezugriff unter Windows NT......Page 1147 35.3.1 Windows-NT-I/O-Treiber......Page 1149 35.4 Windows-Plug&Play......Page 1154 35.5 Programmieren mit dem Windows Driver Model......Page 1155 35.5.1 IO Request Packets......Page 1157 35.5.2 Driver Stack......Page 1158 35.5.3 Installation Information File......Page 1159 35.5.4 WDM-Beispieltreiber......Page 1161 A.1 ASCII-Tabelle......Page 1175 A.2 Tastencodes (deutsche Tastaturbelegung)......Page 1178 Glossar......Page 1181 Nummern und Symbole......Page 1233 A......Page 1234 B......Page 1237 C......Page 1239 D......Page 1241 E......Page 1244 F......Page 1246 G......Page 1247 H......Page 1248 I......Page 1249 K......Page 1251 L......Page 1252 M......Page 1253 N......Page 1255 P......Page 1256 R......Page 1260 S......Page 1261 T......Page 1265 U......Page 1267 V......Page 1268 W......Page 1269 Z......Page 1270 Ins Internet: Weitere Infos zum Buch, Downloads, etc.......Page 0 © Copyright......Page 1273