دانلود کتاب Defect-Oriented Testing for Nano-Metric CMOS VLSI Circuits (به فارسی: تست عیب گرا برای مدارهای نانو متریک CMOS VLSI) نوشته شده توسط «Jose Nazario»
اطلاعات کتاب تست عیب گرا برای مدارهای نانو متریک CMOS VLSI
موضوع اصلی: فناوری نانو
نوع: کتاب الکترونیکی
ناشر: Springer
نویسنده: Jose Nazario
زبان: English
فرمت کتاب: pdf (قابل تبدیل به سایر فرمت ها)
سال انتشار: 2007
تعداد صفحه: 340
حجم کتاب: 6 مگابایت
کد کتاب: 9781580535373 , 1580535372
نوبت چاپ: 2nd
توضیحات کتاب تست عیب گرا برای مدارهای نانو متریک CMOS VLSI
شکست فناوری‌های نانو متریک به دلیل نقص و کاهش تحمل فرآیند، چالش‌های مهمی را برای آزمایش IC ایجاد می‌کند. از آنجایی که تغییرات پارامترهای اساسی مانند طول کانال، ولتاژ آستانه، ضخامت اکسید نازک و ابعاد اتصال به هم فراتر از حد قابل قبول است، روش‌های آزمایش جدید و بینش عمیق‌تری نسبت به فیزیک نگاشت عیب-عیب مورد نیاز است. در آزمایش عیب گرا برای مدارهای CMOS VLSI نانو متریک، وضعیت هنر تست عیب گرا از هر دو رویکرد نظری و همچنین از نقطه نظر عملی ارائه شده است. مدیریت گام به گام مدل‌سازی نقص، آزمایش نقص محور، مدل‌سازی بازده و استفاده از آن در شیوه‌های رایج اقتصادی، درک عمیق‌تری از مفاهیم را امکان‌پذیر می‌سازد.
پیشرفت توسعه‌یافته در این کتاب برای درک روش‌های تست جدید ضروری است. ، الگوریتم ها و شیوه های صنعتی. بدون بینش فیزیک فناوری‌های نانو متریک، توسعه استراتژی‌های تست در سطح سیستم که پوشش خطای IC بالایی را به همراه دارد، دشوار خواهد بود. بدیهی است که کار بر روی تست نقص محور ارائه شده در کتاب نهایی نیست و یک زمینه در حال تکامل با چالش های جالبی است که طبیعت دائماً در حال تغییر فناوری های نانو متریک تحمیل می کند. متخصصان آزمایش و طراحی از دانشگاه و صنعت متوجه خواهند شد که آزمایش عیب گرا برای مدارهای نانو متریک CMOS VLSI پایه های کار پیشگامانه بیشتر را می گذارد.
Failures of nano-metric technologies owing to defects and shrinking process tolerances give rise to significant challenges for IC testing. As the variation of fundamental parameters such as channel length, threshold voltage, thin oxide thickness and interconnect dimensions goes well beyond acceptable limits, new test methodologies and a deeper insight into the physics of defect-fault mappings are needed. In Defect-Oriented Testing for Nano-Metric CMOS VLSI Circuits state of the art of defect-oriented testing is presented from both a theoretical approach as well as from a practical point of view. Step-by-step handling of defect modeling, defect-oriented testing, yield modeling and its usage in common economics practices enables deeper understanding of concepts.
The progression developed in this book is essential to understand new test methodologies, algorithms and industrial practices. Without the insight into the physics of nano-metric technologies, it would be hard to develop system-level test strategies that yield a high IC fault coverage. Obviously, the work on defect-oriented testing presented in the book is not final, and it is an evolving field with interesting challenges imposed by the ever-changing nature of nano-metric technologies. Test and design practitioners from academia and industry will find that Defect-Oriented Testing for Nano-Metric CMOS VLSI Circuits lays the foundations for further pioneering work.
دانلود کتاب «تست عیب گرا برای مدارهای نانو متریک CMOS VLSI»
برای دریافت کد تخفیف ۲۰ درصدی این کتاب، ابتدا صفحه اینستاگرام کازرون آنلاین (@kazerun.online ) را دنبال کنید. سپس، کلمه «بلیان» را در دایرکت ارسال کنید تا کد تخفیف به شما ارسال شود.