کتاب الکترونیکی

معماری چند پردازنده تراشه: تکنیک هایی برای بهبود توان عملیاتی و تاخیر

Chip Multiprocessor Architecture: Techniques to Improve Throughput and Latency

دانلود کتاب Chip Multiprocessor Architecture: Techniques to Improve Throughput and Latency (به فارسی: معماری چند پردازنده تراشه: تکنیک هایی برای بهبود توان عملیاتی و تاخیر) نوشته شده توسط «Kunle Olukotun»

اطلاعات کتاب معماری چند پردازنده تراشه: تکنیک هایی برای بهبود توان عملیاتی و تاخیر

موضوع اصلی: 1

نوع: کتاب الکترونیکی

ناشر: Morgan and Claypool Publishers

نویسنده: Kunle Olukotun

زبان: English

فرمت کتاب: pdf (قابل تبدیل به سایر فرمت ها)

سال انتشار: 2007

تعداد صفحه: 154

حجم کتاب: 6 مگابایت

کد کتاب: 9781598291223 , 159829122X , 1598291238

نوبت چاپ: 1

توضیحات کتاب معماری چند پردازنده تراشه: تکنیک هایی برای بهبود توان عملیاتی و تاخیر

چند پردازنده های تراشه ای – که به اختصار ریزپردازنده های چند هسته ای یا CMP نیز نامیده می شوند – اکنون به دلایل مختلف تنها راه ساخت ریزپردازنده های با کارایی بالا هستند. تک‌پردازنده‌های بزرگ دیگر از نظر عملکرد مقیاس‌پذیر نیستند، زیرا تنها می‌توان مقدار محدودی از موازی‌سازی را از یک جریان دستورالعمل معمولی با استفاده از تکنیک‌های موضوع دستور فوق‌اسکالر مرسوم استخراج کرد. علاوه بر این، نمی توان به سادگی سرعت ساعت را در پردازنده های امروزی افزایش داد، در غیر این صورت اتلاف انرژی در همه سیستم ها غیر از آب خنک می شود. ترکیب این مشکلات این واقعیت ساده است که با تعداد بی‌شمار ترانزیستورهای موجود در تراشه‌های ریزپردازنده امروزی، طراحی و اشکال‌زدایی پردازنده‌های بزرگ‌تر هر یا دو سال بسیار پرهزینه است. CMP ها با پر کردن قالب پردازنده با چندین هسته پردازنده نسبتا ساده تر به جای یک هسته بزرگ از این مشکلات جلوگیری می کنند. اندازه دقیق هسته‌های CMPs می‌تواند از خطوط لوله بسیار ساده گرفته تا پردازنده‌های فوق‌اسکالار نسبتاً پیچیده متفاوت باشد، اما زمانی که هسته انتخاب شد، عملکرد CMPs می‌تواند به راحتی در بین نسل‌های فرآیند سیلیکونی، صرفاً با چاپ کردن نسخه‌های بیشتری از طراحی سخت، مقیاس‌پذیر شود. هسته پردازنده پرسرعت در هر نسل تراشه متوالی. علاوه بر این، اجرای کد موازی، که از طریق پخش چندین رشته اجرا در میان هسته‌های مختلف به دست می‌آید، می‌تواند به عملکرد بسیار بالاتری نسبت به آنچه که تنها با استفاده از یک هسته ممکن است، دست یابد. در حالی که رشته های موازی در بسیاری از بارهای کاری مفید رایج هستند، هنوز بارهای کاری مهمی وجود دارد که به سختی می توان آنها را به رشته های موازی تقسیم کرد. تأخیر کم ارتباط بین پردازنده‌ای بین هسته‌ها در یک CMP کمک می‌کند تا طیف وسیع‌تری از برنامه‌ها برای اجرای موازی نسبت به چند پردازنده‌های چند تراشه‌ای معمولی امکان‌پذیر باشد. با این وجود، موازی‌سازی محدود در کاربردهای کلیدی، عامل اصلی محدودکننده پذیرش CMP در برخی از انواع سیستم‌ها است.

Chip multiprocessors – also called multi-core microprocessors or CMPs for short – are now the only way to build high-performance microprocessors, for a variety of reasons. Large uniprocessors are no longer scaling in performance, because it is only possible to extract a limited amount of parallelism from a typical instruction stream using conventional superscalar instruction issue techniques. In addition, one cannot simply ratchet up the clock speed on today’s processors, or the power dissipation will become prohibitive in all but water-cooled systems. Compounding these problems is the simple fact that with the immense numbers of transistors available on today’s microprocessor chips, it is too costly to design and debug ever-larger processors every year or two. CMPs avoid these problems by filling up a processor die with multiple, relatively simpler processor cores instead of just one huge core. The exact size of a CMPs cores can vary from very simple pipelines to moderately complex superscalar processors, but once a core has been selected the CMPs performance can easily scale across silicon process generations simply by stamping down more copies of the hard-to-design, high-speed processor core in each successive chip generation. In addition, parallel code execution, obtained by spreading multiple threads of execution across the various cores, can achieve significantly higher performance than would be possible using only a single core. While parallel threads are already common in many useful workloads, there are still important workloads that are hard to divide into parallel threads. The low inter-processor communication latency between the cores in a CMP helps make a much wider range of applications viable candidates for parallel execution than was possible with conventional, multi-chip multiprocessors; nevertheless, limited parallelism in key applications is the main factor limiting acceptance of CMPs in some types of systems.

دانلود کتاب «معماری چند پردازنده تراشه: تکنیک هایی برای بهبود توان عملیاتی و تاخیر»

مبلغی که بابت خرید کتاب می‌پردازیم به مراتب پایین‌تر از هزینه‌هایی است که در آینده بابت نخواندن آن خواهیم پرداخت.

📖 خرید این کتاب

برای دریافت فایل و اطلاع از قیمت، روی یکی از دکمه‌های زیر کلیک کنید تا پیام آماده برای شما ارسال شود:

پس از ارسال پیام، قیمت و لینک دریافت فایل در اسرع وقت برای شما ارسال خواهد شد.

برچسب ها
مبلغی که بابت خرید کتاب می‌پردازیم به مراتب پایین‌تر از هزینه‌هایی است که در آینده بابت نخواندن آن خواهیم پرداخت.
کتابخانه دیجیتال بَلیان