دارو

ASIC و FPGA VerificationElsevier

ASIC and FPGA VerificationElsevier

دانلود کتاب ASIC and FPGA VerificationElsevier (به فارسی: ASIC و FPGA VerificationElsevier) نوشته شده توسط «Richard Munden»

اطلاعات کتاب ASIC و FPGA VerificationElsevier

موضوع اصلی: دارو

نوع: کتاب الکترونیکی

ناشر: Morgan Kaufmann

نویسنده: Richard Munden

زبان: English

فرمت کتاب: pdf (قابل تبدیل به سایر فرمت ها)

سال انتشار: 2004

تعداد صفحه: 337

حجم کتاب: 4 مگابایت

کد کتاب: 9780125105811 , 0125105819

نوبت چاپ: First Edition

توضیحات کتاب ASIC و FPGA VerificationElsevier

ریچارد موندن نحوه ایجاد و استفاده از مدل‌های شبیه‌سازی را برای تأیید طرح‌های ASIC و FPGA و طراحی‌های سطح تخته که از اجزای دیجیتال خارج از قفسه استفاده می‌کنند، نشان می‌دهد. بر اساس استاندارد VHDL/VITAL، این مدل‌ها شامل محدودیت‌های زمان‌بندی و تاخیرهای انتشار هستند که برای تأیید دقیق طرح‌های دیجیتال امروزی مورد نیاز است.
تأیید ASIC و FPGA: راهنمای مدلسازی مؤلفه ها به طور ماهرانه ای نشان می دهد که چگونه ASIC و FPGA را می توان در زمینه بزرگتر یک برد یا یک سیستم تأیید کرد. این یک منبع ارزشمند برای هر طراح است که طرح های دیجیتال چند تراشه را شبیه سازی می کند.
*مدل های متعدد و روشی کاملاً تعریف شده برای انجام شبیه سازی در سطح هیئت مدیره ارائه می دهد.
* جزئیات مدل سازی را برای تأیید منطق و زمان بندی پوشش می دهد.
*اولین کتاب برای جمع‌آوری و آموزش تکنیک‌های استفاده از VHDL برای مدل‌سازی اجزای دیجیتال «خارج از قفسه» یا «IP» برای استفاده در FPGA و تأیید طراحی در سطح برد.

Richard Munden demonstrates how to create and use simulation models for verifying ASIC and FPGA designs and board-level designs that use off-the-shelf digital components. Based on the VHDL/VITAL standard, these models include timing constraints and propagation delays that are required for accurate verification of today’s digital designs.
ASIC and FPGA Verification: A Guide to Component Modeling expertly illustrates how ASICs and FPGAs can be verified in the larger context of a board or a system. It is a valuable resource for any designer who simulates multi-chip digital designs.
*Provides numerous models and a clearly defined methodology for performing board-level simulation.
*Covers the details of modeling for verification of both logic and timing.
*First book to collect and teach techniques for using VHDL to model “off-the-shelf” or “IP” digital components for use in FPGA and board-level design verification.

دانلود کتاب «ASIC و FPGA VerificationElsevier»

مبلغی که بابت خرید کتاب می‌پردازیم به مراتب پایین‌تر از هزینه‌هایی است که در آینده بابت نخواندن آن خواهیم پرداخت.

📖 خرید این کتاب

برای دریافت فایل و اطلاع از قیمت، روی یکی از دکمه‌های زیر کلیک کنید تا پیام آماده برای شما ارسال شود:

پس از ارسال پیام، قیمت و لینک دریافت فایل در اسرع وقت برای شما ارسال خواهد شد.

برچسب ها
مبلغی که بابت خرید کتاب می‌پردازیم به مراتب پایین‌تر از هزینه‌هایی است که در آینده بابت نخواندن آن خواهیم پرداخت.
کتابخانه دیجیتال بَلیان